Именно эту технологию планирует использовать для выпуска DDR4 консорциум из компаний Elpida Memory, Powerlech Technology и United Microelectronics (UME). Совместными усилиями они намерены развивать технологию TSV (Through-Silicon Via) для выпуска многослойных 3D чипов (рис. 6) объединяющих логику и память. В рамках проекта будет разрабатываться технология выпуска многослойных чипов для норм 28-нм техпроцесса на базе технологий DRAM компании Elpida, сборочных предприятий компании PTI и производственных мощностей UMC по выпуску логики. Таким образом, планируется добиться выпуска относительно недорогих чипов памяти DDR4 очень высокой ёмкости.
Рис. 6
Над внедрением технологии TSV также активно работает компания Hynix. которая в рамках Denali MemCon10 рассказала о собственных планах выпуска ёмких чипов DDR и GDDR на ближайшие годы (рис. 7). По словам представителей компании, разработка методик применения TSV в настоящее время находится в зачаточном состоянии, и пока трудно оценить, какие плюсы это может принести в будущем.
Рис. 7
Ещё один хорошо известный и уже зарекомендовавший себя способ — использование техники так называемой разгружающей памяти LR-DTMM (Load-Reduce DIММ). Суть идеи состоит в том, что в состав модуля памяти LR-DIMM входит специальный чип (или несколько чипов), буферизирующих все сигналы шины и позволяющих увеличить количество поддерживаемой системой памяти (рис. 8).
Рис. 8
На сегодняшний день компании Samsung и Micron уже освоили технологию выпуска модулей памяти стандарта DDR3 LR DIMM объемом 32 Гб (рис. 9). Ничто не ограничивает применение этой технологии и при выпуске памяти DDR4. Правда, не стоит забывать про единственный, пожалуй, но от этого не менее существенный недостаток LR-DIMM: буферизирование неизбежно ведёт к дополнительному увеличению латентности, которая у памяти DDR4 по определению будет и без того немаленькая.
Для сегмента серверных и high-end вычислений, где востребован очень большой объём памяти, предлагается совершенно иной выход из ситуации. Здесь предполагается использование высокоскоростной коммутации специальными многовходовыми чипами-коммутаторами (рис. 10).